PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2003-337762

(43)Date of publication of application: 28.11.2003

51)Int.Cl.

G06F 13/00 G06F 13/38

21)Application number: 2002-146818

(71)Applicant: NIPPON SIGNAL CO LTD:THE

22) Date of filing:

21.05.2002


(72)Inventor: HIRAMOTO MASAYUKI

54) BUS MONITOR CIRCUIT

57) Abstract:

ROBLEM TO BE SOLVED: To reduce the storage amount of nnecessary data in an FIFO memory and to shorten the data rocessing time in a bus monitor circuit in the bus monitor circuit onitoring data access on a bus by a control part in a signal processing ircuit for a railroad.

OLUTION: This bus monitor circuit 12 is provided with the FIFO emory 34 and a RAM 32 storing information for distinguishing ecessity/non-necessity of data acquisition of respective addresses and utputting a signal setting the FIFO memory 34 in a data writable ondition when the control part 14a makes access to an address equiring data acquisition on an address bus 26aa. The FIFO memory 34 cquires data about the address requiring data acquisition from a data us 26ad in the data writable condition to store it. In this way, the FIFO emory 34 can store the data by an address unit.



EGAL STATUS

Date of request for examination]

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the xaminer's decision of rejection or application onverted registration]

Date of final disposal for application]

Patent number

Date of registration]

Number of appeal against examiner's decision of ejection]

Date of requesting appeal against examiner's decision f rejection]

Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-337762 (P2003-337762A)

(43)公開日 平成15年11月28日(2003.11.28)

| (51) Int.Cl.7 | | 識別記号 | FΙ | | Ť | -73-ド(参考) |
|---------------|-------|-------|------|-------|------|-----------|
| G06F | 13/00 | 3 0 1 | G06F | 13/00 | 301C | 5B077 |
| | 13/38 | 3 1 0 | | 13/38 | 310B | 5B083 |

審査請求 未請求 請求項の数1 OL (全 6 頁)

| (21)出願番号 | 特願2002-146818(P2002-146818) | (71)出願人 | 000004651 |
|----------|-----------------------------|---------|-----------|
| | | | |

(22)出顧日 平成14年5月21日(2002.5.21) 東京都豊島区東池袋三丁目1番1号

(72)発明者 平本 正幸

日本信号株式会社

埼玉県さいたま市上木崎1丁目13番8号

日本信号株式会社与野事業所内

口华语与体风云红于对于未历的

(74)代理人 100075258

弁理士 吉田 研二 (外2名)

Fターム(参考) 5B077 DD02 DD11


5B083 BB01 CC10 EE11 GC04

(54) 【発明の名称】 パスモニタ回路

(57)【要約】

【課題】 鉄道用信号処理回路の制御部によるバス上のデータアクセスを監視するバスモニタ回路において、FIFOメモリにおける不要なデータの記憶量を低減するとともに、バスモニタ回路におけるデータ処理時間を短縮する。

【解決手段】 本発明にかかるバスモニタ回路12は、FIFOメモリ34と、各アドレスのデータ取得の要否を識別する情報を格納し、制御部14aがアドレスバス26aa上でデータ取得の必要なアドレスにアクセスしたときに、上記FIFOメモリ34をデータ書き込み状態とする信号を出力するRAM32と、を備え、上記FIFOメモリ34は、上記データ書き込み状態においてデータバス26adからデータ取得の必要なアドレスのデータを取得してこれを格納する。こうすることで、FIFOメモリ34は、アドレス単位でデータを記憶することができる。



【特許請求の範囲】

【請求項1】 ディジタル回路として構成される鉄道用 信号処理回路の制御部によるバス上のデータアクセスを 監視するバスモニタ回路であって、

1

FIFOメモリと、

複数アドレスについて各アドレスのデータ取得の要否を 識別する情報を格納し、制御部がアドレスバス上でデー タ取得の必要なアドレスにアクセスしたときに、前記F IFOメモリをデータ書き込み状態とする信号を出力す るRAMと、

を備え、

前記FIFOメモリは、前記データ書き込み状態におい てデータバスからデータ取得の必要なアドレスのデータ を取得してこれを格納することを特徴とするバスモニタ

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタル回路を 有する鉄道用信号処理システムに関し、特に、ディジタ ル回路の制御部によるデータバス上のデータアクセスを 20 監視するバスモニタ回路に関する。

[0002]

【従来の技術】ATCシステム、ATSシステム、また は電子連動装置等の鉄道用信号処理システムには、信号 処理回路として、制御部、システムメモリなどを含むデ ィジタル回路を有するものがある。このような鉄道用信 号処理システムで生じたシステムエラーの原因を究明す るため、信号処理回路のデータバス上で制御部のデータ アクセスを監視するバスモニタ回路が提案されている。 て図面を参照して説明する。図4は、従来のバスモニタ 回路50の回路構成図、また図5は、アドレスに応じた データの取得/非取得設定を示す図である。

【0003】信号処理回路54は、所定の信号処理を行 う制御部 (例えばCPU) 52、データを伝送するため のデータバス56d、アドレスを伝送するためのアドレ スバス56a、および制御信号を伝送するためのコント ロールバス56cを含む。

【0004】バスモニタ回路50は、ROM58、FI FO (First-In First-Out) メモリ60、バスモニタ制 40 する情報を格納し、制御部がアドレスバス上でデータ取 御部 (例えばCPU) 62およびスイッチ群64を含 tr.

【0005】スイッチ群64は複数(例えばn個)のス イッチSW1~SWnを含む。図5に示すように、各ス イッチSW1~SWnは、制御部52のアクセス可能な アドレスの群としてのアドレス群B1~Bnに対応して 設定されている。図5の例の場合、スイッチSW1は、 アドレス群 B 1 (アドレス00h~0Fh) に、またス イッチSW2は、アドレス群B2(アドレス10h~1 Fh) に、それぞれ対応している。

【0006】ROM58は、アドレスバス56aに接続 されており、制御部52のアクセスしたアドレスを検知 することができる。そして、ROM58は、閉じられた スイッチ (図5の例ではSW2) に対応するアドレス (同10h~1Fh) に制御部52がアクセスすると、 FIFOメモリ60に向けて書き込み制御信号(W)を 出力する。

【0007】FIFOメモリ60は、アドレスバス56 aおよびデータバス56dに接続されている。そしてF 10 IFOメモリ60は、ROM58から書き込み制御信号 (W) を受け取ると、その時点で制御部52がアクセス したアドレス (図5の例では10h~1Fh) をアドレ スバス56aから取得してそれを格納する。またFIF 〇メモリ60は、その時点でそのアドレス (同10h~ 1Fhのデータ)で制御部52に入力されたデータまた は制御部52から出力されたデータをデータバス56 d から取得して、それを格納する。

【0008】そしてバスモニタ制御部62は、FIFO メモリ60に向けて読み出し制御信号(R)を出力し、 格納されたアドレスおよびデータを取得する。そして、 そのアドレスおよびデータに基づいて所定の信号処理 (例えばデータの解析処理等)を行う。

[0009]

【発明が解決しようとする課題】上記従来のバスモニタ 回路では、FIFOメモリは、アドレス群単位でデータ を格納していた。したがって、バスモニタ制御部のデー タ処理では例えばーアドレス分のデータのみが用いられ る場合にも、FIFOメモリにはそれ以外の余計なデー タも格納しなければならず、その分、FIFOメモリの ここで、従来のバスモニタ回路の構成および動作につい 30 記憶容量を余分に確保しなければならなかった。またバ スモニタ制御部におけるデータ処理の際、不要なデータ を含む一アドレス群分のデータ群から必要なデータのみ を選別する工程が必要となる分、時間がかかっていた。

[0010]

【課題を解決するための手段】本発明にかかるバスモニ タ回路は、ディジタル回路として構成される鉄道用信号 処理回路の制御部によるバス上のデータアクセスを監視 するバスモニタ回路であって、FIFOメモリと、複数 アドレスについて各アドレスのデータ取得の要否を識別 得の必要なアドレスにアクセスしたときに、上記FIF Oメモリをデータ書き込み状態とする信号を出力するR AMと、を備え、上記FIFOメモリは、上記データ書 き込み状態においてデータバスからデータ取得の必要な アドレスのデータを取得してこれを格納する。こうする ことで、FIFOメモリは、個々のアドレス単位でデー タを記憶することができるから、上記従来のバスモニタ 回路に比べて不要なデータの記憶量を低減することがで きるとともに、データ選別等の所要時間が短縮される

50 分、バスモニタ制御部によるデータ処理時間が短縮され

る。

[0011]

【発明の実施の形態】以下、本発明の実施形態にかかる バスモニタ回路12の接続される列車用信号供給装置1 0について、図面を参照して説明する。図1は、列車用 信号供給装置10の概略構成を示すブロック図、図2 は、バスモニタ回路12の概略構成を示すブロック図、 また図3は、各アドレスのデータの要/不要設定の一例 を示す図である。

3

10について説明する。列車用信号供給装置10は、軌 道の閉そく区間(図示せず)に列車用の信号(供給信 号:例えば規制速度を示す信号)を供給する。

【0013】列車用信号供給装置10は、列車用の信号 を生成するための各構成要素の制御や情報処理等を行う 制御部(例えばCPU等)14a,14b、および制御 部14a、14bでの処理に必要な種々のデータを記憶 する記憶部 (例えばRAM、ROM等) 15a, 15b を有する。さらに列車用信号供給装置10は、制御部1 く区間に供給される信号(供給信号)の元信号を生成す る発振部16、元信号を変調することにより種々のデー タを信号に載せる変調部18、および供給信号のゲイン を調整するアッテネータ20等を有する。アッテネータ 20の後段には、アッテネータ20より出力された信号 を一定の増幅率で増幅する増幅部22が設けられ、この 増幅部22からの出力が閉そく区間への供給信号とな る。さらに列車用信号供給装置10には、供給信号の特 性(例えば振幅、周波数、データ内容等)を検出する信 号検出部24が設けられる。この信号検出部24での検 出結果に基づいて、上記被制御部がフィードバック制御 される。なお、アッテネータ20に替えて可変増幅部を 備え、この可変増幅部によって供給信号の振幅を調整す ることも可能である。その場合、可変増幅部は被制御部 となる。

【0014】この列車用信号供給装置10では、複数 (例えば二つ) の制御部 (14 a は主制御部、14 b は 副制御部)が多重系として構成され、信頼性の向上が図 られている。これら制御部14a, 14bには、バス2 6 a, 26 b がそれぞれ接続される。バス26 a, 26 bは、それぞれ、データバス (26 a d; 図2)、アド レスバス (26 a a ; 図2)、コントロールバス (26 a c; 図2) 等を含む。そして各制御部14a, 14b は、通常、接続されたバス26a,26bを経由して、 他の構成部分(被制御部または信号検出部24)との間 における諸信号の授受を行う。なお、図1のように、制 御部14a,14bとバス26a,26bとの接続を切 り替え可能なバス切替部28が設けられる場合には、各 制御部14a, 14bは、バス26a, 26bのいずれ を介しても諸信号の入力あるいは出力を実行することが 50 側) に切り替える。このとき、バスモニタ制御部36

できる。

【0015】多重系として構成される複数の制御部14 a, 14bは、同じ入力信号によって同一条件のもとで 動作し、正常状態であれば同じ出力信号を並行して生成 する。それら制御部14a,14bから並行して出力さ れる複数の信号、またはそれら制御部14a, 14bに 並行して入力される複数の信号が、比較部30において 比較される。そしてそれらが同一でない場合には、比較 部30から制御部14 a または14 b に向けて異常検出 【0012】まず、図1を参照して列車用信号供給装置 10 信号が送信される。制御部14aまたは14bは、異常 検出信号を受け取ると、所定アドレスのデータとしてエ ラーコードをバス26a, 26bを介して送出する。な お、図1の列車用信号供給装置10の場合は、比較部3 0 で異常が検出された時点で、供給信号の生成および出 力が停止される。

【0016】このような比較部30が設けられる場合、 バス26a, 26bにおけるデータアクセスを監視する バスモニタ回路12は、複数のバス26a, 26bのう ち少なくともいずれか一方(図1の例の場合はバス26 4 a, 14 bによって制御される被制御部として、閉そ 20 a)に接続すれば充分である。これは、上記比較部30 が正しく機能することで、制御部14a, 14bの正常 動作中においては、制御部14a, 14bにそれぞれ接 続される互いに並列な複数のバス26a, 26bについ て同一信号の伝送が保証されるからである。なお、バス モニタ回路12の構成および動作については後に詳しく 述べる。

> 【0017】被制御部および信号検出部24は、少なく ともバスモニタ回路12の接続されるバス(図1の例の 場合26a)に接続される。このような構成により、バ 30 スモニタ回路12は、制御部14a, 14bと被制御部 あるいは制御部14a,14bと信号検出部24の間の データアクセスを、より確実に監視することができる。 なお、図1の例では、発振部16および信号検出部24 は、特に高い信頼性を確保するため、複数のバス(26 a および26b) に接続される。

> 【0018】次に、図2および図3を参照してバスモニ 夕回路12の内部構成および動作について説明する。バ スモニク回路12は、例えば、列車用信号供給装置10 のソケット (図示せず) に着脱自在なボードとして構成 40 される。

【0019】バスモニタ回路12は、RAM32、FI FOメモリ34、バスモニタ制御部(例えばCPU)3 6 および、入出力切替スイッチ38を含む。

【0020】バスモニタ制御部36は、RAM32のリ ード (読み出し: Ra) /ライト (書き込み: Wa) を 制御する信号を、RAM32のI/O制御ポート40に 入力する。 I / O制御ポート40にRAM32への書き 込みを指示する信号(Wa)が入力されたとき、RAM 32は、入出力切替スイッチ38を書き込み側(Wa

は、例えば、列車用信号供給装置10の記憶部15a (図1) から、データバス26adを介して図3に示す ような各アドレスのデータ取得の要否を識別する情報を 取得し、これをRAM32に書き込む。なお、図3の例 では、アドレス02hのデータのみがバスモニタ制御部 36での信号処理に必要なデータであることを示してい る。また、バスモニタ制御部36は、この情報をRAM 3 2に書き込むとき以外は、I/O制御ポート40にR AM32からの読み出しを指示する信号(Ra)を入力 セットしておく。

【0021】RAM32は、アドレスバス26aaに接 続されており、制御部14aのアクセスしたアドレスを 検知することができる。そしてRAM32は、制御部1 4 a がアドレスバス上でデータ取得の必要なアドレス (図3の例では02h) にアクセスしたときに、FIF Oメモリ34に向けて、FIFOメモリ34をデータ書 き込み状態とする信号(書き込み制御信号(W))を出 カする.

【0022】FIFOメモリ34は、アドレスバス26 20 a a およびデータバス26 a dに接続されている。そし てFIFOメモリ34は、RAM32から書き込み制御 信号(W)を受け取ると、その時点で制御部14aがア クセスしたアドレス(図3の例では02h)をアドレス バス26aaから取得して、それを格納する。またFI FOメモリ34は、その時点で当該アドレス(同02 h)で制御部14aに入力あるいは制御部14aから出 力されたデータをデータバス26adから取得して、そ れを格納する。こうして、FIFOメモリ34には、必 要なアドレスを示す情報(図3の例では02h)および 30 きる。またデータ選別等の所要時間が短縮される分、バ そのデータ (図3の例では02hのデータ) が格納され

【0023】そしてバスモニタ制御部36は、FIFO メモリ34に向けて読み出し制御信号(R)を出力し、 FIFOメモリ34に格納されたアドレスおよびデータ を取得する。そして、そのアドレスおよびデータに基づ いて所定の信号処理(例えばデータの解析処理や信号処 理状況を示す信号の生成等)を行う。

【0024】本実施形態にかかるバスモニタ回路12で は、FIFOメモリ34に、アドレス群単位ではなく、 個々のアドレス単位で必要なデータを格納することがで きるから、FIFOメモリ34に余分な記憶容量を確保 する必要がない。また、バスモニタ制御部36におい て、不要なデータを含むデータ群から必要なデータのみ を選別する工程が不要となる分、より迅速なデータ処理 が実現される。

【0025】ところで、バスモニタ制御部36は、列車 用信号供給装置10から制御することも可能である。例 えば、列車用信号供給装置10の制御部14a, 14b は、信号検出部24で信号の異常が検出されたときや、

比較部30において異常が検出されたときに、その異常 の種別に応じて、FIFOメモリ34に格納するアドレ スを変更することができる。具体的には、例えば、記憶 部15a,15bには予め異常の種別に応じたデータ取 得アドレスを示す情報が格納される。制御部14a,1 4 bは、記憶部15a, 15 bに格納される前記情報 と、信号検出部24や比較部30より受け取った異常発 生を示す信号と、に基づいて各アドレスのデータ取得の 要否を識別する情報を書き換える。ここで異常発生を示 し、入出力切替スイッチ38を読み出し側(Ra側)に 10 す信号は、例えば、バス26a, 26bにおいて不一致 となったデータを示す信号や、供給信号における振幅不 足等を示す信号などである。次いで制御部14a, 14 bは、データ取得アドレスの変更を示す信号を生成し、 これをバスモニタ制御部36に向けて送信する。バスモ ニタ制御部36は、データ取得アドレスの変更を示す信 号を受け取ると、記憶部15aから各アドレスのデータ 取得の要否を識別する情報を取得し、これをRAM32 に書き込む。

> 【0026】なお、バスモニタ回路12は、列車用信号 供給装置10から取り外されたときにも、FIFOメモ リ34の記憶内容を一定期間保持するためのバッテリ (図示せず)を有する。なお、列車用信号供給装置10 に接続されているときには、バスモニタ回路12は、列 車用信号供給装置10から電源電圧の供給を受ける。

[0027]

【発明の効果】以上説明したように、本発明によれば、 FIFOメモリは、アドレス単位でデータを記憶するこ とができるから、上記従来のバスモニタ回路のFIFO メモリに比べて不要なデータの記憶量を減らすことがで スモニタ制御部におけるデータ処理時間が短縮される。 【図面の簡単な説明】

【図1】 本発明の実施形態にかかるバスモニタ回路の 接続された列車用信号供給回路の概略構成図である。

【図2】 本発明の実施形態にかかるバスモニタ回路の 概略構成図である。


【図3】 本発明の実施形態にかかるバスモニタ回路に おけるデータの要/不要の設定例を示す図である。


【図4】 従来のバスモニタ回路の概略構成図である。

【図5】 従来のバスモニタ回路におけるデータの要/ 不要の設定を示す図である。

【符号の説明】

10 列車用信号供給装置、12 バスモニタ回路、1 4 a , 1 4 b 制御部、1 5 a , 1 5 b 記憶部、1 6 発振部、18 変調部、20 アッテネータ、22 増幅部、24 信号検出部、26a, 26b バス、2 6 a a アドレスバス、2 6 a d データバス、28 バス切替部、30 比較部、32 RAM、34 F1 FOメモリ、36 バスモニタ制御部、38 入出力切 50 替スイッチ。





【図4】

